FPGA

Rất lạ, rất mới và cũng rất đắt.

Lịch sử phát triển của nó đã lên đến 19 năm, và giá của nó bây giờ đang ở ngoài tầm tay của chúng ta??? 2500USD.

Mình sẽ nghiên cứu về nó, ai muốn thử cùng nghiên cứu hoặc đang nghiên cứu thì vào đây.

Bài viết tiếp theo mình sẽ cung cấp kiến thức tổng quan về FPGA cũng như các ứng dụng của nó.

Hãy chờ xem...

Mình cũng đã tìm hiểu được một ít về FPGA có điều không có mạch nạp để test vì quá đắt . Vừa rồi trường mình có mua về một bộ nạp của Xilinx nhưng chưa chạy được. Thôi đành nghiên cứu lý thuyết suông vậy. Rất mong bài viết của bạn cd_hoang. Không biết bạn có điều kiện thực tập ko đây

Mình cũng đã tìm hiểu được một ít về FPGA có điều không có mạch nạp để test vì quá đắt . Vừa rồi trường mình có mua về một bộ nạp của Xilinx nhưng chưa chạy được. Thôi đành nghiên cứu lý thuyết suông vậy. Rất mong bài viết của bạn cd_hoang. Không biết bạn có điều kiện thực tập ko đây

2500USD là loại xịn rồi, chứ giá minimum mà thế thì có mà bán cho ma . Ngay bộ Virtex II XC2V1000 mua cách đây hơn 2 năm (thời đó còn là đỉnh ) cũng chỉ 350USD. Đa số đắt là do phần mềm.
Nếu ai mới bắt đầu mua tạm bộ CPLD cũng được, cả kit khoảng 50-70USD.
Nếu muốn xài FPGA , có thể mua bộ kit Spartan khoảng 100-150USD.
Software mắc lắm, dùng tạm đồ chùa vậy.
http://www.ttvnol.com/forum/f_151/
http://www.ttvnol.com/forum/f_384/

2500USD là loại xịn rồi, chứ giá minimum mà thế thì có mà bán cho ma . Ngay bộ Virtex II XC2V1000 mua cách đây hơn 2 năm (thời đó còn là đỉnh ) cũng chỉ 350USD. Đa số đắt là do phần mềm.
Nếu ai mới bắt đầu mua tạm bộ CPLD cũng được, cả kit khoảng 50-70USD.
Nếu muốn xài FPGA , có thể mua bộ kit Spartan khoảng 100-150USD.
Software mắc lắm, dùng tạm đồ chùa vậy.
http://www.ttvnol.com/forum/f_151/
http://www.ttvnol.com/forum/f_384/

Một số công nghệ phần cứng
1. Công nghệ ASIC (Application Specific Standard Product)
Đây là công nghệ thiết kế mạch bằng một con chip được thiết kế trước theo chức năng nào đó với các kết nối cố định hoặc có sự kết hợp một số linh kiện và con chip với các đường kết nối cố định.
2. Công nghệ PLD (Programmable Logic Devices)
Trong một thiết bị logic có thể lập trình (PLD Programmable Logic Devices) thì phần mềm quyết định làm thế nào để nối các nhóm của các transistors (gates) hoặc các nhóm các cổng (gates) với nhau theo một cách nào đó để đạt được chức năng mong muốn. PLD có thể lập trình theo 3 cách :
- Nối các cổng được liên kết vật lý bằng cách cắt đứt các đường(fuses)
- Nối các cổng bằng cách làm chảy một số đường (anti-fuses)
- Cách thứ 3 nối các cổng với nhau bằng cách sử dụng phần mềm điều khiển.
Khi một kết nối được tạo, PLD được coi là một mạch do người sử dụng thiết kế. Từ đó ta có thể lập được một mạch logic lớn thực hiện một chức năng nào đó bằng cách kết nối các cổng một cách hợp lý.
3. Ưu và nhược điểm giữa công nghệ ASIC và PLD
Công nghệ PLD và công nghệ ASIC khác nhau ở một số điểm sau:
- ASIC mất một thời gian dài cho việc thiết kế và chế tạo (khoảng 8-9 tháng). Trong khi đó PLD tạo ra chỉ nhờ phần mềm nên rất nhanh chóng.
- ASIC thường được thiết kế tối ưu cho một chức năng đặc biệt nên thường có tốc độ cao hơn. Nhưng với công nghệ cao ngày càng phát triển thì PLD vừa cho độ linh động cao vừa có tốc độ nhanh và giá thành rẻ.
- ASIC có giá thành thường đắt gấp nhiều lần so với công nghệ PLD.
- Tính linh động, đa dạng trong chức năng thì PLD hơn hẳn ASIC.
Công nghệ PLD
1. Một số loại thiết bị logic lập trình được
- Simple Programmable Logic Devices (SPLD): là một con chip nhỏ với các cổng nối tiếp hoặc một nhóm các cổng được nối với nhau để làm một chức năng đơn giản.
- Complex Programmable Logic Devices (CPLD): có cấu trúc phức tạp hơn SPLD, nó có thể chứa một vài mạch, mỗi mạch được hiểu như một SPLD.
- Field Programmable Gate Array (FPGA): có cấu trúc và hoạt động phức tạp hơn CPLD. Nó có thể thực hiện những chức năng phức tạp.
2. Các công cụ chủ yếu cho thiết bị logic lập trình được
- Cần có PROM (Programmable Read Only Memory) trong PLD bởi nó chứa chương trình cho PLD. Chương trình được lưu lại ngay cả khi mất nguồn nuôi.
- Phần mềm lập trình cho PLD.
- Các hướng dẫn phục vụ cho người phát triển.
- Khả năng lập lại cấu hình cho thiết bị.
Thế hệ PLD mới được công ty Xilinx phát triển có kết hợp hệ thống trên chip được biết như là thế hệ FPGA. Nó được kết hợp những mạch đặc biệt cùng với rất nhiều cổng để tạo nên những thiết bị truyền thông có chức năng đặc biệt.
3. Công nghệ CPLD
CPLD cung cấp cho các nhà thiết kế mạch logic có dung lượng rất lớn để thiết kế những mạch phức tạp chỉ trên một con chip. CPLD có thể coi là một tập hợp của các SPLDs.
Một SPLD là một nhóm các cổng được nối liền với nhau mà chúng có thể lập trình được để thực hiện một chức năng nào đó. Được phát triển bắt đầu từ những năm 1970, SPLD là một phần hết sức cơ bản để thiết kế SPLD, PAL, PLA. CPLD chứa các khối SPLD, trong đó mỗi SPLD được coi là một khối logic bao gồm Pal hoặc PLA.
Công nghệ CPLD được phát triển cho các ứng dụng như :
- Các thiết kế đơn giản.
- Các thiết bị có giá thành thấp, chức năng đơn giản.
- Giảm kích thước mạch.
So sánh giữa các công nghệ PLD thì FPGA là một công nghệ mới được phát triển có tiềm năng rất lớn.
4. Các công nghệ lập trình cho phần cứng
a) Phương pháp liên kết dạng cầu trì (Bipolar fusiable link)
Đây là liên kết mà ban đầu nó được kết nối :
Khi cần cắt đứt liên kết thì tương tự như hoạt động của cầu trì thì ta chỉ việc cho cường độ dòng điện lớn đi qua liên kết thì liên kết sẽ bị cắt đứt. Nhược điểm của phương pháp này là nó làm cho kích thước thiết bị lớn. Độ tích hợp không cao do kích thước của liên kết lớn.
b) Phương pháp anifuse
Ngược lại với phương pháp liên kết dạng cầu trì ban đầu liên kết được để hở mạch. Khi cần đóng kết nối thì ta sẽ cung cấp một điện thế cao để làm nóng chảy và làm cho đóng mạch. Ưu điểm của phương pháp này là liên kết có kích thước nhỏ, vì vậy độ tích hợp sẽ cao, kích thước thiết bị sẽ không lớn. Nhưng nó có khuyết điểm là cần có một hiệu điện thế cao, điều này không thích hợp lắm với các thiết bị logic.
c) Phương pháp dựa trên bộ nhớ SRAM
Phương pháp này sử dụng SRAM để điều khiển khoá transistor.
Việc đóng hay mở transistor là do các giá trị lưu giữ trong bộ nhớ SRAM. Phương pháp dựa trên công nghệ CMOS là chính.

Một số công nghệ phần cứng
1. Công nghệ ASIC (Application Specific Standard Product)
Đây là công nghệ thiết kế mạch bằng một con chip được thiết kế trước theo chức năng nào đó với các kết nối cố định hoặc có sự kết hợp một số linh kiện và con chip với các đường kết nối cố định.
2. Công nghệ PLD (Programmable Logic Devices)
Trong một thiết bị logic có thể lập trình (PLD Programmable Logic Devices) thì phần mềm quyết định làm thế nào để nối các nhóm của các transistors (gates) hoặc các nhóm các cổng (gates) với nhau theo một cách nào đó để đạt được chức năng mong muốn. PLD có thể lập trình theo 3 cách :
- Nối các cổng được liên kết vật lý bằng cách cắt đứt các đường(fuses)
- Nối các cổng bằng cách làm chảy một số đường (anti-fuses)
- Cách thứ 3 nối các cổng với nhau bằng cách sử dụng phần mềm điều khiển.
Khi một kết nối được tạo, PLD được coi là một mạch do người sử dụng thiết kế. Từ đó ta có thể lập được một mạch logic lớn thực hiện một chức năng nào đó bằng cách kết nối các cổng một cách hợp lý.
3. Ưu và nhược điểm giữa công nghệ ASIC và PLD
Công nghệ PLD và công nghệ ASIC khác nhau ở một số điểm sau:
- ASIC mất một thời gian dài cho việc thiết kế và chế tạo (khoảng 8-9 tháng). Trong khi đó PLD tạo ra chỉ nhờ phần mềm nên rất nhanh chóng.
- ASIC thường được thiết kế tối ưu cho một chức năng đặc biệt nên thường có tốc độ cao hơn. Nhưng với công nghệ cao ngày càng phát triển thì PLD vừa cho độ linh động cao vừa có tốc độ nhanh và giá thành rẻ.
- ASIC có giá thành thường đắt gấp nhiều lần so với công nghệ PLD.
- Tính linh động, đa dạng trong chức năng thì PLD hơn hẳn ASIC.
Công nghệ PLD
1. Một số loại thiết bị logic lập trình được
- Simple Programmable Logic Devices (SPLD): là một con chip nhỏ với các cổng nối tiếp hoặc một nhóm các cổng được nối với nhau để làm một chức năng đơn giản.
- Complex Programmable Logic Devices (CPLD): có cấu trúc phức tạp hơn SPLD, nó có thể chứa một vài mạch, mỗi mạch được hiểu như một SPLD.
- Field Programmable Gate Array (FPGA): có cấu trúc và hoạt động phức tạp hơn CPLD. Nó có thể thực hiện những chức năng phức tạp.
2. Các công cụ chủ yếu cho thiết bị logic lập trình được
- Cần có PROM (Programmable Read Only Memory) trong PLD bởi nó chứa chương trình cho PLD. Chương trình được lưu lại ngay cả khi mất nguồn nuôi.
- Phần mềm lập trình cho PLD.
- Các hướng dẫn phục vụ cho người phát triển.
- Khả năng lập lại cấu hình cho thiết bị.
Thế hệ PLD mới được công ty Xilinx phát triển có kết hợp hệ thống trên chip được biết như là thế hệ FPGA. Nó được kết hợp những mạch đặc biệt cùng với rất nhiều cổng để tạo nên những thiết bị truyền thông có chức năng đặc biệt.
3. Công nghệ CPLD
CPLD cung cấp cho các nhà thiết kế mạch logic có dung lượng rất lớn để thiết kế những mạch phức tạp chỉ trên một con chip. CPLD có thể coi là một tập hợp của các SPLDs.
Một SPLD là một nhóm các cổng được nối liền với nhau mà chúng có thể lập trình được để thực hiện một chức năng nào đó. Được phát triển bắt đầu từ những năm 1970, SPLD là một phần hết sức cơ bản để thiết kế SPLD, PAL, PLA. CPLD chứa các khối SPLD, trong đó mỗi SPLD được coi là một khối logic bao gồm Pal hoặc PLA.
Công nghệ CPLD được phát triển cho các ứng dụng như :
- Các thiết kế đơn giản.
- Các thiết bị có giá thành thấp, chức năng đơn giản.
- Giảm kích thước mạch.
So sánh giữa các công nghệ PLD thì FPGA là một công nghệ mới được phát triển có tiềm năng rất lớn.
4. Các công nghệ lập trình cho phần cứng
a) Phương pháp liên kết dạng cầu trì (Bipolar fusiable link)
Đây là liên kết mà ban đầu nó được kết nối :
Khi cần cắt đứt liên kết thì tương tự như hoạt động của cầu trì thì ta chỉ việc cho cường độ dòng điện lớn đi qua liên kết thì liên kết sẽ bị cắt đứt. Nhược điểm của phương pháp này là nó làm cho kích thước thiết bị lớn. Độ tích hợp không cao do kích thước của liên kết lớn.
b) Phương pháp anifuse
Ngược lại với phương pháp liên kết dạng cầu trì ban đầu liên kết được để hở mạch. Khi cần đóng kết nối thì ta sẽ cung cấp một điện thế cao để làm nóng chảy và làm cho đóng mạch. Ưu điểm của phương pháp này là liên kết có kích thước nhỏ, vì vậy độ tích hợp sẽ cao, kích thước thiết bị sẽ không lớn. Nhưng nó có khuyết điểm là cần có một hiệu điện thế cao, điều này không thích hợp lắm với các thiết bị logic.
c) Phương pháp dựa trên bộ nhớ SRAM
Phương pháp này sử dụng SRAM để điều khiển khoá transistor.
Việc đóng hay mở transistor là do các giá trị lưu giữ trong bộ nhớ SRAM. Phương pháp dựa trên công nghệ CMOS là chính.

Chú Zoso xưng hô cho cẩn thận tý đê, bác cd_hoang học K44 khoa mình đấy!
To các bác: Bài viết của các bác rất hay nhưng mới ở mức overview. Em công nhận, Software đắt thật đấy, đắt lòi mắt ra, bao giờ VN mới "chơi" được mấy thứ này???
Em được biết, hiện thầy Q.T ở BK đang làm về công nghệ ASIC, cơ sở vật chất của thầy do TI đầu tư nên rất hiện đại! Và theo như thầy kể thì cũng đã làm được nhiều thứ khiến bản thân bọn TI cũng "mắt trố lồi"!
Thay vì đi sửa kẻ khác thì nên sống gương mẫu